Receiver 3.4：Dual PLL Synchronous Direct Conversion FM Radio

2重PLL同期検波によるDirect Conversion FMラジオ-2

■概要

Receiver 3.1で、Xtal発振を参照して自励発振のVCOを制御するの第1のPLLループと、そのXtalによるVCXOの発振周波数を制御する第2のPLLループを持つ2重PLL回路が、ループの応答特性に差をつければ特別な配慮をしなくても動作する可能性があることを報告しました。

それを実証しようと思い基板を組んだところ、PLLが発振状態というのでしょうか、安定しません。

そこで特許2859037の請求項１を試したところ、見事ロック。

さすが特許になっただけのことはあると実感しました。

■基本回路

2重PLLの回路構成は2種類あります。

第1の方式は第1のVCOを固定分周し、第2のVCOの周波数を可変にして、第1の位相検波回路に入力するものです。

第２の方式は第1のVCOを可変分周し、第2のVCOの周波数を固定にして、第1の位相比較回路に入力するものです。

いずれの方式においても、R3が特許のポイントで、この抵抗がないとPLLが発振してしまいます。

■目標規格

１．受信周波数：80MHz~93MHz

２．選局：VRによる連続可変

３．感度：-75dBm(S/N=40dB@40kHz dev)

■回路図

ブレッドボードレベルですが、第１方式の回路です。

（１）第1のVCOはコルピッツで、Vari-Capで発振周波数を80MHz~93MHz変化させます。

出力の一方をµPB571Cで64分周します。

5Vで13MHz変化なので、VCOのKファクターは2.6MHz/Vになります。

もう一方の出力は第1の位相比較回路に入力します。

（２）第2のVCOはOP AmpとCRで構成し、VRで発振周波数を80MHz~93MHzの1/64の1.25～1.45MHz変化させ、さらにVari-Capで5Vで約3KHz程度変化させます。

この3KHzはとりあえず実験的に決めた値です。

64倍して受信周波数に換算すると約200KHzになり、FM放送の最大周波数偏移を考えるとまあ妥当かなと思います。

したがってKファクターは40KHz/Vです。

このVCOはCMOS Gateのシュミットトリガで構成することもできますが、周波数の電源電圧変動が大きいのでOP Ampのシュミットトリガにしました。

（３）第2の位相検波回路はµPD2833Cで、レベルアップした64分周出力と第2のVCO出力を位相検波しチャージポンプとループフィルタを経由して第1のVCOのVari-Capに帰還します。

µPD2833Cの位相検波回路は入力波形のDutyを50:50に、また立上がりと立下りを急峻にしないと完全な動作が期待できないようでしたので、VとR の前にInverterを挿入しました。

（４）最後に特許に従って、第1のループフィルタの出力を第2のループフィルタに抵抗を介して印加します。

（５）「PLL同期検波によるDirect Conversion FMラジオ-1（修正版）」で、S/Nを不問とすれば感度はキャプチャーレンジで決まり、キャプチャーレンジはVCOのKファクターに依存することを報告しました。

Dual PLLのキャプチャーレンジは、OP AmpのDC Gainとループフィルター特性が同じであれば、第2のVCOのKファクターで決まると考えられます。

上記のように40KHz/Vなので「PLL同期検波によるDirect Conversion FMラジオ-1（修正版）」を参考にすればLNAなしで-50dBm程度ということになります。

■受信の動作確認

とりあえず「PLL同期検波によるDirect Conversion FMラジオ-2」のRF基板＋ブレッドボードに組んでみたところ、確かにLNAなしで-50dBm程度の感度になりました。

ところがRF入力が-30dBm以上で、PLLが発振のような状態になり、受信不能なりました。

そこで特許2859037の請求項2に従って、上記回路図のR12とR20をCut＆Tryして、各ループフィルター電圧の加算比を変えてみたところ確かに改善しました。

とりあえずLNAを前置して、感度を測定しました。

弱電界のLock外れと強電界PLL発振はともにまだ性能不十分で、さらなる検討を要します。

Receiver 3.3：PLL Synchronous Direct Conversion FM Radio

 PLL同期検波によるDirect Conversion FMラジオ-2

■概要

Receiver 3.2で、LNA込みの感度は少なくとも-90dBmが期待できると報告しました。

ただ感度アップすると、VCOの出力がアンテナやLNA・Mixerの入力に飛び込み、PLLが自分自身のVCOにロックしてしまうという本質的な問題に突き当たります。

IQ復調によるDirect Conversionでは、この問題はDCオフセットとして有名ですが、PLLでは自分自身にロックしてしまうという現象になります。

そこで実際にFMラジオを組んでみて、どうしたら安定に動作するかを検証します。

■目標仕様

１．受信周波数：75MHz～95MHz

２．感度：-90dBm (S/N:40dB@40kHzdev)

３．選局：VRによる連続可変

４．Capture/Hold Range：±100KHz

■基本設計

このFMラジオ基板はFMラジオ-1のSimulationと同じ構成です。

位相検波回路にSA612Aを使い、誤差出力をOPアンプ(NJU77701F)で増幅してVCOに帰還します。

FM出力は誤差増幅回路の出力からディエンファシス回路を経由して得ます。

VCOはSA616Aのコルピッツ発振回路を使ったところ、まさに発振出力がMixerに回り込んでしまったので、やむなく外付けにしました。発振回路は「広帯域VCO」の稿で述べた正帰還形発振回路です。

周波数は電流制御とし、選局VRの電流と誤差制御回路の出力電流を加算します。選局VRは75MHz～95MHzをカバーし、誤差制御回路の出力で±500kH変化させます。

基本回路(LNAなし)を下記に示します。

選局の電圧Vcを0～5V変化させた時の発振周波数が下記です。

■回路図

■基板

自作両面基板なので、部品面と裏面ベタアースのスルーホールが十分とれません。できるだけ多く基板の裏表を半田で接続することにします。

基板は高周波部のみで、OPアンプとAF部は別基板です。（略）

■感度測定

ディエンファシス回路はありません。

-90dBmまで順調ですが、-95dBmになるとロックが外れ気味になります。

また-20dBmではPLLが不安定になります。

参考程度ですが、感度は約-80dBm (S/N:40dB@40kHzdev)となりました。

また最大S/Nは35dBで、これは受信周波数範囲に対して変調周波数偏移が小さいためと考えます。

■まとめ

FM放送を受信するために2/λダイポールアンテナ接続すると、基板むき出しの場合、VCO出力がアンテナに飛び込んで安定した動作を得られませんでした。

安定した動作が得るためには、すべての基板をアルミのシールドケースに収めなければなりませんでした。

シールドケースがあれば、そこそこの音質で受信できました。

またLNAを前置したところ、シールドケースがあっても安定した受信ができませんでしたので、今のところLNAなしで受信しています。