Receiver 3.4：Dual PLL Synchronous Direct Conversion FM Radio

2重PLL同期検波によるDirect Conversion FMラジオ-2

■概要

Receiver 3.1で、Xtal発振を参照して自励発振のVCOを制御するの第1のPLLループと、そのXtalによるVCXOの発振周波数を制御する第2のPLLループを持つ2重PLL回路が、ループの応答特性に差をつければ特別な配慮をしなくても動作する可能性があることを報告しました。

それを実証しようと思い基板を組んだところ、PLLが発振状態というのでしょうか、安定しません。

そこで特許2859037の請求項１を試したところ、見事ロック。

さすが特許になっただけのことはあると実感しました。

■基本回路

2重PLLの回路構成は2種類あります。

第1の方式は第1のVCOを固定分周し、第2のVCOの周波数を可変にして、第1の位相検波回路に入力するものです。

第２の方式は第1のVCOを可変分周し、第2のVCOの周波数を固定にして、第1の位相比較回路に入力するものです。

いずれの方式においても、R3が特許のポイントで、この抵抗がないとPLLが発振してしまいます。

■目標規格

１．受信周波数：80MHz~93MHz

２．選局：VRによる連続可変

３．感度：-75dBm(S/N=40dB@40kHz dev)

■回路図

ブレッドボードレベルですが、第１方式の回路です。

（１）第1のVCOはコルピッツで、Vari-Capで発振周波数を80MHz~93MHz変化させます。

出力の一方をµPB571Cで64分周します。

5Vで13MHz変化なので、VCOのKファクターは2.6MHz/Vになります。

もう一方の出力は第1の位相比較回路に入力します。

（２）第2のVCOはOP AmpとCRで構成し、VRで発振周波数を80MHz~93MHzの1/64の1.25～1.45MHz変化させ、さらにVari-Capで5Vで約3KHz程度変化させます。

この3KHzはとりあえず実験的に決めた値です。

64倍して受信周波数に換算すると約200KHzになり、FM放送の最大周波数偏移を考えるとまあ妥当かなと思います。

したがってKファクターは40KHz/Vです。

このVCOはCMOS Gateのシュミットトリガで構成することもできますが、周波数の電源電圧変動が大きいのでOP Ampのシュミットトリガにしました。

（３）第2の位相検波回路はµPD2833Cで、レベルアップした64分周出力と第2のVCO出力を位相検波しチャージポンプとループフィルタを経由して第1のVCOのVari-Capに帰還します。

µPD2833Cの位相検波回路は入力波形のDutyを50:50に、また立上がりと立下りを急峻にしないと完全な動作が期待できないようでしたので、VとR の前にInverterを挿入しました。

（４）最後に特許に従って、第1のループフィルタの出力を第2のループフィルタに抵抗を介して印加します。

（５）「PLL同期検波によるDirect Conversion FMラジオ-1（修正版）」で、S/Nを不問とすれば感度はキャプチャーレンジで決まり、キャプチャーレンジはVCOのKファクターに依存することを報告しました。

Dual PLLのキャプチャーレンジは、OP AmpのDC Gainとループフィルター特性が同じであれば、第2のVCOのKファクターで決まると考えられます。

上記のように40KHz/Vなので「PLL同期検波によるDirect Conversion FMラジオ-1（修正版）」を参考にすればLNAなしで-50dBm程度ということになります。

■受信の動作確認

とりあえず「PLL同期検波によるDirect Conversion FMラジオ-2」のRF基板＋ブレッドボードに組んでみたところ、確かにLNAなしで-50dBm程度の感度になりました。

ところがRF入力が-30dBm以上で、PLLが発振のような状態になり、受信不能なりました。

そこで特許2859037の請求項2に従って、上記回路図のR12とR20をCut＆Tryして、各ループフィルター電圧の加算比を変えてみたところ確かに改善しました。

とりあえずLNAを前置して、感度を測定しました。

弱電界のLock外れと強電界PLL発振はともにまだ性能不十分で、さらなる検討を要します。

Receiver 3.3：PLL Synchronous Direct Conversion FM Radio

 PLL同期検波によるDirect Conversion FMラジオ-2

■概要

Receiver 3.2で、LNA込みの感度は少なくとも-90dBmが期待できると報告しました。

ただ感度アップすると、VCOの出力がアンテナやLNA・Mixerの入力に飛び込み、PLLが自分自身のVCOにロックしてしまうという本質的な問題に突き当たります。

IQ復調によるDirect Conversionでは、この問題はDCオフセットとして有名ですが、PLLでは自分自身にロックしてしまうという現象になります。

そこで実際にFMラジオを組んでみて、どうしたら安定に動作するかを検証します。

■目標仕様

１．受信周波数：75MHz～95MHz

２．感度：-90dBm (S/N:40dB@40kHzdev)

３．選局：VRによる連続可変

４．Capture/Hold Range：±100KHz

■基本設計

このFMラジオ基板はFMラジオ-1のSimulationと同じ構成です。

位相検波回路にSA612Aを使い、誤差出力をOPアンプ(NJU77701F)で増幅してVCOに帰還します。

FM出力は誤差増幅回路の出力からディエンファシス回路を経由して得ます。

VCOはSA616Aのコルピッツ発振回路を使ったところ、まさに発振出力がMixerに回り込んでしまったので、やむなく外付けにしました。発振回路は「広帯域VCO」の稿で述べた正帰還形発振回路です。

周波数は電流制御とし、選局VRの電流と誤差制御回路の出力電流を加算します。選局VRは75MHz～95MHzをカバーし、誤差制御回路の出力で±500kH変化させます。

基本回路(LNAなし)を下記に示します。

選局の電圧Vcを0～5V変化させた時の発振周波数が下記です。

■回路図

■基板

自作両面基板なので、部品面と裏面ベタアースのスルーホールが十分とれません。できるだけ多く基板の裏表を半田で接続することにします。

基板は高周波部のみで、OPアンプとAF部は別基板です。（略）

■感度測定

ディエンファシス回路はありません。

-90dBmまで順調ですが、-95dBmになるとロックが外れ気味になります。

また-20dBmではPLLが不安定になります。

参考程度ですが、感度は約-80dBm (S/N:40dB@40kHzdev)となりました。

また最大S/Nは35dBで、これは受信周波数範囲に対して変調周波数偏移が小さいためと考えます。

■まとめ

FM放送を受信するために2/λダイポールアンテナ接続すると、基板むき出しの場合、VCO出力がアンテナに飛び込んで安定した動作を得られませんでした。

安定した動作が得るためには、すべての基板をアルミのシールドケースに収めなければなりませんでした。

シールドケースがあれば、そこそこの音質で受信できました。

またLNAを前置したところ、シールドケースがあっても安定した受信ができませんでしたので、今のところLNAなしで受信しています。

Receiver 1.5：超再生AMラジオ

 超再生AMラジオ

■初めに
約1年前に発表した超再生AMラジオの改訂版です。

ラジオで学ぶ電子回路 - 再生・超再生ラジオ (rf-world.jp)で著者の藤平氏は「クエンチング周波数を人間の耳には聞こえない20kHzとすると、その周期の半分25μsecが発振期間となります。受信周波数を1MHzとすれば、この期間ではこの受信周波数は25サイクルしかありません。0.5MHzでは、実に12サイクルしかありません。もう少し多いサイクルが望ましいのですが、どうしようもありません。ですから、AM中波放送は超再生にあまり適していないといえます。」とおっしゃっています。

また再生回路＿超再生検波とは - わかりやすく解説 Weblio辞書では「サンプリング定理による制限のため、クエンチング周波数は受信したい信号の帯域幅の最低でも2倍以上にしないと音質が悪くなる。ラジオなどの用途では人間の耳に聞こえない20 kHz以上の周波数にする。

クエンチング周波数をあまり低くすることができず、入力信号のサンプリングに相当する発振の立ち上がりにも一定の時間が必要で、同調回路のQ値が高いと発振の停止にも時間がかかるため、超再生検波回路は低い受信周波数で十分な性能を得ることができない。そのためVHF帯以上の周波数で使用されることが多い。」とあります。

どちらも「超再生のAMラジオは難しい」と言っていますが、その理由の説明は「weblio　超再生検波」の方が当を得ていると思います。

■なぜ超再生AMラジオは難しいのか

まず、QL=50の27MHzの発振回路を20kHzでON/OFFしてみます。

結果のみ示すと、下記のようにきれいな間欠発振をしていることがわかります。

次に、QL=50のまま周波数を500kHzに下げると、完全にOFFするまでに時間がかかり、間欠発振ではなくなることがわかります。

そこでQL=10にするとやっと間欠発振になります。

AM超再生ラジオを作るには完全な間欠発振でなくても動作すると思いますが、QL=10くらいが必須であることがわかります。

■超再生回路のSimulation

前と同じように、新形式の回路でSimulationしてみます。。

最初はTRを使った回路とSimulation結果です。

なおL4/L6はラジオデパート3階のシオヤ無線電機商会で買ったバーアンテナです。残念ながら2023年11月で閉店になりました。ご高齢になったご夫妻で切り盛りされていて、私がラジオ少年だったころから通ったお店でした。大変お世話になりました。

設計のポイントはダンピング抵抗R14でQL≒10にすること、実際に受信しながらR8でクエンチング発振をほどほどの強度に、C7でクエンチング発振周波数をほどほどの周波数にすることくらいです。

全く同じ回路定数で、TRをNMOS FETに代えてみます。

使用したMOSFETはVgs(off)がTRのVbe並みということで2SK2451にしましたが、SPICEモデルがないので似たような特性のRE1C001(ROHM)で代用します。

■実機の評価

TRでもMOSFETでも超再生検波としての動作をしていますので、冒頭の写真のようにブレッドボード上に組んで、実際に受信してみました。

良いポリバリコンがないので、受信周波数は固定コンデンサで変えて、コイルの位置で微調しました。容量が150～180pFでNHK-1からニッポン放送まで完全に分離して聞こえました。

MOSFET方式での感度を下図に示します。

10dB S/N感度は-85dBmくらいで何とかOKレベルですが、音質（歪率）が悪いです。

ビート妨害はあまり感じられません。

無信号時のクエンチング波形と周波数スペクトラムです。

受信すると下記のようにノイズが減り、クエンチングの高調波がはっきり見えます。

350KHzのところにある盛り上がりは、受信周波数によってピーク周波数が変化します。

TR方式も試しました。

感度と音質は同程度ですが、ビート妨害が多く気になりました。

■まとめ

QLを10程度にすることで、AM帯でも超再生検波が可能であることを示しました。

この程度のでQLでも許容できる選択度であることがわかりました。

ビート問題は付きまといますが、何とかなる回避することができます。

各素子をもう少し最適化すればもうちょっとましな性能になるかもしれませんが、実用レベルにはなりそうもなく、この程度でおしまいにします。

Receiver 2.2：PLL同期検波VIF ICを使ったAir Band RX（修正版）

 AnalogTV Tuner/VIFで作るAir Band RX（修正版）

■仕様の修正

１．100kHz桁の周波数表示

旧仕様では、受信するとAFT出力を見てJust Tuneになるまで周波数をUp/Downし、そのJust Tuneした周波数を表示しました。この方式の欠点は、受信していた局が停波すると今度は隣接する局にJust Tuneするという操作を繰り返し、受信周波数がどんどん変化していくことです。これはこれでいい面もありますが、当初の受信周波数から10MHz以上もずれてしまうのはさすがにやりすぎでした。

新仕様ではAFT出力で周波数をUp/Downするのではなく、AFT出力あるいはPLLのループ電圧など周波数に比例した電圧から周波数を計算して、100kHz桁の周波数表示をします。

こうすれば、中心周波数は変わらずCapture Range±500kHz内で受信した周波数を表示できることになります。

２．LNA

もとの実用感度は-100dBm程度という物足りない値でしたので、Tuner内にGp≒20dBのLNAを追加しました。設置場所が限られていましたが、なんとか内蔵することができました。

３．Band Scope

使用したAlpsのTuner/VIFは44MHzのIF出力がありますので、それを外付けのSDRsharpに接続してBand Scopeとしました。SDRsharpを使えばAM以外も復調できますので、本格的な？Wide Band Receiverに変身します。

Amazonで購入したUSBドングルは2信号特性がイマイチですが、Band Scopeとしてなら使えます。

■修正の詳細

１．100kHz桁の周波数表示

（１）AFT出力から周波数を計算する方法

ΔF=±500kHzでAFT出力が2.5V±2.5V変化するようにAFTの出力抵抗を調節した結果を下図に示します。

この方法の欠点は、RF入力が-90dBm以下になるとAFT出力が減少することで、少々物足りないです。

（２）PLLのループ電圧から周波数を計算する方法

AFTと同様にΔF=±500kHzでループ電圧(LA7578 18pin)がどう変化するかを下図に示します。

上がVCOの共振容量が80pF、下が57pFの時の結果です。AFT出力と異なり、RF入力が変化してもLoop電圧の傾きは変化しません。これは好都合です。

Capture Rangeが弱電界では目標の±500kHzより狭くなりますが、中強電界とのバランスを考慮して、共振容量は57pFが適当かと思います。

弱電界でもVout vs Freq.の変化が少ない(2)のPLLのループ電圧方式を採用しました。

２．A/D Converter

LA7578の18pinはHigh Impedanceなので、MOSFETでバッファしてPIC12F675でAD変換します。周波数シンセサイザーデータのうちTunerに送る分は1MHz桁までとして、LEDで表示するときは、100kHz桁だけAD変換した値と置き換えます。

３．LNA

LNAの条件はほどほどのGain・強耐妨害性・低NF、それに小型であることです。

秋月電子のLNAの中から、Gain=17dB・OIP3=13dBm　P1dB=-2.5dBmNF=2.2dB@1GHzのBGA420を選択しました。

基板は秋月電子の超薄型変換基板を3.6x16.0mmに切って、実装しました。

挿入位置はFコネクタ直後はスペースがなく、IF妨害除去HPFの後ろになんとか収めました。

４．信号強度の表示

IF AGC電圧を使ってLEDバー表示をしていましたが、強電界での表示がイマイチでしたので、RF AGC電圧に変更しました。

RF AGCの開始ポイントを弱電界に設定すれば、RF AGCが主になるので強電界から弱電界までリニアなAGC電圧が期待できます。下記はRF AGCの開始ポイントを-100dBmにした結果です。S/N比は20dBもあればよいので、開始ポイントを弱電界に設定しても問題はありません。

■修正した回路図の補足

１．LM7578N

このTuner/VIFのVIF(映像中間周波)部に使われているSharp製のICは、PLL同期検波で映像出力を得るICです。アナログテレビ時代の最後を飾るRF技術と言えます。

PLLのCapture Rangeはもともと±1.6MHzもあるので、さすがに広すぎます。周波数設定は1MHzステップなのでCapture Rangeは±0.5MHzでいいのですが、弱電界で減少するのを考慮して±0.7MHzに設定しました。

２．IF

本来の中間周波数は45.75MHzですが、TVの残留側帯波を受信する訳ではないので、SAWFのセンター周波数である44.0MHzとします。

6dB帯域幅は3.5MHzと広すぎますが、置換できるフィルターがないので、このままにしておきます。

■Band Scope

Amazonで購入したUSBドングルはDS-DT308SV(\998)です。

同梱されてるDegital TVのソフトはWindowsXP用ですが、Windows10用のSDRsharpソフトをインストールすればWindows10上で動作します。

ダウンロードはfalconblogを参考にしました。NET SDKはPC内に既にあったようで、インストール不要でした。

Analog TV TunerはUpperヘテロダインなので、Invert SpectrumをONにしています。

■性能評価

１．感度

LNAの有無で比較しています。

LNAのGainは約20dBあるのですが、AF出力が-6dBになる最大感度は約10dBしか改善していません。その理由がよくわかりません。

S/N感度はNFが7～8dB良くなるはずなので、その分改善してもいいのですが、そこまでの改善はありません。S/N20dB感度に至っては、ほとんど改善していません。

S/N比のボトムが35dBそこそこなのがその理由かと思われますが、PLLの位相ノイズが大きいのでしょうか。

２．100kHz桁の周波数表示

無信号時は「0」を表示すべきところ「1」を表示しています。

これは無信号時とJust Tune時のLoop電圧が違うためですが、実用上、大きな問題ではないので、対策はしていません。

また温特があるので、いずれ温度補償をします。

Receiver 3.2：PLL Synchronous Direct Conversion FM Radio(修正版)

 PLL同期検波によるDirect Conversion FMラジオ-1（修正版）

■概要

Dual PLL同期検波の前に、普通のPLL同期検波(Single PLL)によるDirect Conversion FM RXがどれくらいの感度になるかをSimulationします。

RXの実際の構成としてPhase Detector(Mixer)はSA612A(Gconv=17dB@45MHz)、VCO は「正帰還形GHz VCO」で報告した正帰還形の自励発振回路、Loop Filter+AmpはRail to RailのNJM77701を予定しているので、それを参考にSimulationの回路を定義します。

■回路

Simulationの回路として、Phase Detector(Mixer)はSA612AのMixer部分の回路を引用、VCOとOP Ampは機能を定義した理想素子を使います。

OP AmpのDC Gainは大きいほど良いのですが、大きすぎても不安定になりますので経験値から約50dBとし、ループフィルターは100KHzで約30dBとしました。

DCバランスをとるために、OP Ampの＋入力-Gnd間に帰還抵抗と同じ値の抵抗を挿入します。

RF入力は400MHz、VCOをΔF=100kHz離調して、PLLのキャプチャー限界のRF入力を求めます。VCOのKファクターはKF=1MHz or 100kHz/Vの2通りです。

ループフィルターのF特を下記に示します。

■Simulation

KF＝1MHz/Vの時、キャプチャー下限のRF入力は約-75dBmで、下図は引き込み過程です。

KF＝100kHz/Vの時のキャプチャー下限のRF入力は約-55dBmでした。引き込み過程は割愛します。

KFが10倍だと、キャプチャー下限は20dB下がることがわかります。

いったん引き込めばFM復調しますので、感度はキャプチャー下限のRF入力レベルとなりますす。ただし、この時のS/N比はわかりません。

■結果の考察

上記の回路でも約-75dBmの感度が期待できることがわかりました。

LNAを前置すれば、計算上は少なくとも-90dBmの感度ということになりますが、実際にはVCOの出力がアンテナに飛び込むのでしっかりシールドする必要があります。

次回はPCBに実装してどうなったかを報告したいと思います。

Oscillator 1.2：広帯域VCO

 正帰還形GHz VCO（その２）

■　概要

（その１）の課題は発振出力レベルでした。

（その２）では発振振幅が2Vbeとなるような変更をして、出力レベルの当初目標をクリアしたいと思います。

■　目標仕様

最大発振周波数：2GHz

出力レベル：0dBm

■　回路図

（その１）との違いは正帰還のループの一方を変更し、エミフォロを介したことです。

他の一方もエミフォロを介しても良いのですが、DCレベルを合わせるだけなのでDiodeを挿入します。

理想的には発振振幅が1Vbe x2=1.3V(p-p)の矩形波から2Vbe x2=2.6V(p-p)の矩形波になり、振幅は2倍になるはずです。Simulationで確認します。

エミフォロ出力で振幅を測定すると負荷の影響を受けるので、負荷の影響をなくして振幅を見ると、（その１）の回路では1.9V(p-p)、（その２）の回路では3.0V(p-p)になりました。

共振回路があるので振幅が増えています。同じ比率で増えていない理由がわかりませんが、とりあえず無負荷という条件であれば、振幅は1.6倍（+2dB)増えそうです。

■　（その１）の結果検証

（その１）の発振出力レベルについて、Simulationと実基板の結果をあらためて検証します。

寄生L＝3nHとして、L=6.8nHのときのFoscを比較すると、下記のようにほぼ一致します。実基板と一致するように寄生L＝3nHとしたのですから当然ですが。

一方、Voutは実基板ではSimulation比4dBm以上の差があります。

この差はユニバーサル基板で組んだので、チップ部品を使っていてもGNDが不完全だったり配線が長かったりしたのが主な原因と思われますが、それにしても差が大きいです。

この結果から、（その２）ではきちんと両面基板を使うことにしました。

■　PCB

見にくいですが、カッター切り取り方式です。

紫線で囲まれた領域を残すように紫線に沿って切れ目を入れていきます。

Q8のみ裏面に実装し、スルーホール代わりにスズメッキ線で部品面と裏面を接続します。

■　Simulation

（その１）では寄生L＝3nHと定義しましたが、（その２）ではRSの技術情報を参考にして、寄生L=3nH、両面基板の裏・表のパターン間容量0.5pF＋1608の6.8nHの容量を0.5pFと見込んで寄生C=1pFとした方が実基板に近いことがわかりました。

下表はその条件での計算結果です。

Foscは1Vbeと比較して約1.2倍になっています。その理由はQ8のベースが共振回路に直接接続されていないので、Q8の拡散容量分がなくなったためです。

その分、周波数の可変幅は減ってはいますが、2.3倍から1.8倍とそれほどではありません。

裏・表のパターン間容量を減らせば、Foscの上限はアップすると思います。

一方Voutで特徴的なことは、2Vbeの方はIeによるレベル変動がほとんどないことです。

アップ量は、Ie=10mAで1.6dBと当初見込みに近い値です。

■　実基板の評価

冒頭のフォトが実基板です。手製ですから、出来映えはよくありません。

FoscはSimulationと同じような結果になっています。

Voutは期待通りとはいかない結果でした。

出力は1Vbeのときより改善し、ほぼ0dBm以上となりましたが、Ieが小さい領域と大きな領域で減少しています。

Foscについて、測定値がスペアナ・プリスケーラ・カウンターの3種で微妙に異なりました。

各測定とも入力抵抗は50Ωで、基板とはSMAのP-Pを使い最短距離で接続しています。

エミフォロが原因かと思い、安定度を上げる目的でR10を47Ωにしても、本質的な変化はありません。

Simulationで、出力端子に2pF程度の容量をつけると30MHzくらい周波数が下がるので、それが主たる原因かと思いますが、まだ釈然としないところがあります。

Voutは、Ie=10mAで低下している原因がわかりません。

fT vs Ie特性はIe=15mAで最大なので、2SC5064の問題ではなく回路に問題がありそうですが、Simulationでは大丈夫なのが奇妙です。

■　回路定数の修正

L3を1.8nHにして検証しました。

Simulationでは寄生C=1p、寄生L=3nHとしました。

Foscは高い周波数で差がありますが、他のノードにも寄生Cを追加すると一致するようになりました。（図はありません）

VoutはR11を3.3kΩに変更すると、Ie=10mAでも低下しませんでした。図はありませんが、L=6.8nHでも改善しました。差動電圧のバランスが改善されたためだと思います。なぜSimulationではオッケーなのでしょうか？

ただし、まだ周波数が高い領域で差が出ています。

Foscと異なり、他のノードに寄生Cを追加したりL3のQを下げてSimulationしても、出力は1dB程度しか下がらず、実基板との差は縮まりませんでした。

基板材質やパターンに問題があるかもしれません。

Receiver 3.1：Dual PLL Synchronous Direct Conversion FM Radio

2重PLL同期検波によるDirect Conversion FMラジオ-1

■概要

「Analog TV Tuner/VIFで作るAir Band RX」で、Super HeterodyneとPLL同期検波の組み合わせによるAM RXを報告しましたが、今回はFM Rxを検討報告をします。

折角ですからHeterodyneではなくDirect Conversionにしたいと思います。

■原理

PLL同期検波によるAM復調は90°移相回路が必要なのに対して、FM復調の場合はVCOの制御電圧がそのままFM復調電圧になるので、回路がシンプルというメリットがあります。

東芝レビューに復調原理の説明があります。

この中の「2.2 直接引き込み型受信機」（図４）が基本回路です。

文中にもあるように、VCOの発振周波数内に強力な信号があった場合それを引き込んでしまう欠点があり、これは「Analog TV Tuner/VIFで作るAir Band RX」でも同じで、受信周波数がどんどん移動してしまうという習性があります。

またVCOが自励発振なので周波数の安定度も問題になります。

この欠点を解決するのが「3 デジタルPLL再生型無線受信機」（図5）の2重PLL回路です。

この回路ではデジタルループのFrequency Synthesizerで受信周波数が決まりますから、アナログループによるVCOの可変範囲が適正であれば隣接チャンネルを引き込むことはありません。

またFSK復調信号はデジタルループの制御電圧から得ています。

ただこの回路はVCOが一つでかつPLLがアナログとデジタルで構成されていて、回路の詳細が良くわかりません。

そこでアナログPLLを使った2重PLL回路を考えました。

すなわちXtal発振のFrequency SynthesizerでVCOを制御して受信周波数を設定する第1のループと、そのXtal発振周波数を変化させる第2のループでFM復調する2重のループを持つPLL回路です。

良いアイデアだと思って特許検索したら、特許2859037「2重PLL回路」や特開昭63-31314「位相同期回路」が見つかりました。ほかにも似たような出願もあり、同様のアイデアが30年くらい前に出願されていることがわかりました。

出願の主旨は、自励発振回路の安定度が劣っていても、あるいは入力信号が一時的に切れても、安定して入力信号を引き込むことができるというもので、私の狙いと同じです。

諸先輩に敬服です。

■原理回路

上記の特許には「2重PLLはループフィルタの構成によっては不安定」との記載があるので、まずはどのような条件で2重PLL回路が成り立つのか下記の原理回路でSimulationしてみます。

この原理回路は上記特許の[図4]従来回路と同じで、「安定動作は期待できない」と記載されています。

回路の上半分は水晶発振のPLL回路、下半分は自励発振のPLL回路です。

ループフィルターはともに同じ定数で、CRの値はテキトーです。

入力信号はt=0~20usecのとき無信号、t=20~60usecのとき4.1MHz、t=60~1000usecのとき3.9MHzと切り替えます。FSKですね。

各VCOの発振周波数を水晶発振はFSKの中心周波数の4.0MHz、自励発振は多少ずれた想定で4.5MHzとします。

また上記の特許の[請求項1]に倣って各VCOの周波数感度を水晶発振<自励発振とし、水晶発振は１MHz/V、自励発振は10MHz/Vとします。

この状態でSimulationすると、下記のようにうまく動作して、4±0.1MHzのFSKが復調されました。

そこで今度は水晶発振の周波数感度を自励発振と同じ10MHz/Vにすると、下記のようにうまく動作しません。

このSimulationから、[図4]従来回路でも周波数感度を水晶発振<自励発振とすれば、[請求項1]に記載されているように水晶発振のループフィルタの出力を自励発振のループフィルタに加算しなくても安定動作することがわかりました。

この原理回路では2つのループフィルタの応答特性が同じですが、2つのループフィルタの応答特性に差をつけても、自励発振の周波数感度が水晶発振の10倍もあれば問題なく動作しました。

一般に水晶発振の周波数可変範囲は数10ppmなので、自励発振より大幅に小さく、周波数感度は自動的に水晶発振≪自励発振となります。

したがって[請求項1]に記載されているように2つのループフィルタの出力を加算処理しなくても安定動作することが期待されます。